英特尔发布Foveros封装：一颗芯片多种工艺成现实

【天极网DIY硬件频道】了解半导体的玩家都知道，半导体芯片很多都是一次加工成型，其中只能有一种制程工艺。不过英特尔这两年在致力于芯片制造工艺的改革，英特尔在自家NUC冥王峡谷中采用EMIB(嵌入式多芯片互联桥)封装方式，将Kaby lake处理器和AMD VEGA图形核心封装到一个基板上，让电脑在更轻薄的同时还拥有超高性能。

采用EMIB工艺封装的产品能够减少体积，降低成本和功耗。EMIB封装主要过贴片和封装，为每种情况下的工作选择最佳晶体管，无论是CPU、GPU、IO、FPGA、RF还是其他东西，只要使用正确的封装，就可以将它们放在一起以获得最佳的优化。但采用EMIB封装的大型单芯片或多芯片封装技术的缺点是距离内存太远，所以英特尔计划将3D堆叠技术引入大众市场。

为了实现扩大节点的目的，英特尔除了在2018年采用的EMIB封装之外，推出了Foveros有源板载技术。与2D的EMIB封装方式相比，Foveros有源板载技术更适用于小尺寸产品或对内存带宽要求极高的产品，Foveros每比特传输的数据的功率非常低，封装技术要处理的是凹凸间距减小、凹凸密度增大以及芯片堆叠技术。英特尔表示Foveros已经准备就输，能偶进行大规模生产。

英特尔显卡首席架构师Raja Koduri介绍称，英特尔多年来一直专注于高性能工艺节点，试图利用先进的制程释放更多的内核性能。此外，英特尔同样专注于优化IO工艺节点，使其拥有更适合PCH或SoC类型的功能。

Raja Koduri展示了英特尔在2019年工艺技术，有采用10nm 1274工艺的计算核心、14nm 1273工艺的IO核心。而采用Foveros 3D堆叠技术工艺代号是P1222。英特尔在未来将扩大其节点基础，以便它能够覆盖更多的功率和性能点。(Ps：126x和127x是Intel进程节点技术的内部编号系统，不过图上并没有区分出带“+”后缀的节点变体。)

与EMIB封装相比，Foveros的迭代并没有幻灯片上描述的复杂，英特尔使用了一组PCH连接到下面的CPU核心，但英特尔可以采用不同工艺制程的晶体管。英特尔在架构日现场展示采用Foveros封装的芯片，在22FFL IO芯片作为有源载板，并用TSV(硅通孔技术)连接了一颗10nm芯片，其中包含1个Sunny Cove内核和4个Atom内核(可能是Tremont)，这款微型芯片尺寸为12*12，待机功率仅为2mW，看起来似乎是面向移动设备。

在英特尔的幻灯片中可以看到，Sunny Cove内核的“Big CPU”带0.5MB独享L2缓存，4个小型Atom内核则有1.5MB共享L2缓存，两组核心共享4MB L3缓存。该芯片集成了64EUs的Gen11核心显卡、四通道LPDDR4内存控制器(4*16bit)，支持DisplayPort 1.4的MIPI(移动产业处理器接口)。

Jim Keller表示英特尔利用Foveros技术制造尝试制造更好的产品，因此2019年和2020年还有能看到更多Foveros产品。

本次活动中，英特尔还确定下一代Ice lake将基于Sunny Cove架构打造，同时展示了Ice lake Xeon 10nm处理器，宣告10nm产品将在2019年大规模上市？