一颗610mm2的台积电5nm芯片总成本超2900元

【天极网DIY硬件频道】台积电近几年走在工艺制程最前面，2020年开始量产5nm工艺，3nm工艺将在2021年开始大规模量产。此外，台积电2nm制程研发进度超前，业界认为2023年下半年风险试产阶段，良率就可达90%。

台积电工艺研发顺利，对业界而言既是好消息，也是坏消息。好消息是当下AI和手机等芯片可利用更先进的制造工艺，获得更好的能效比进行更多创新。坏消息则是先进制程芯片高昂的的晶圆设计费用和制造成本，会让Fabless无晶圆芯片设计公司难以招架。

虽然台积电没有向外界透露5nm晶圆的制造成本，但乔治敦大学沃尔什外交学院安全与新兴技术中心(CSET)的两位作者编写的一份题为《AI Chips: What They Are and Why They Matter》的报告，借助模型预估得出，台积电每片5nm晶圆价格可能为1.7万美元，比7nm高70%左右。

报告同时估计，每片300mm直径的晶圆通常可以制造71.4颗5nm芯片，让每颗5nm芯片的制造成本飙升至238美元(约1642元人民币)。两位作者还通过对半导体行业和AI芯片设计的调查，通过模型估算出每颗芯片的设计成本高达108美元、80美元的封装和测试成本。换句话说，Fabless芯片设计公司将为每颗5nm芯片支付高达426美元(约为2939元)的总成本。

从之前的曝光的晶圆设计成本就能看到，台积电16nm/14nm的晶圆设计费用达到1.78亿美元、10nm提高至2.82亿美元、7nm为3.49亿美元，目前最先进的5nm则达到4.76亿美元，三星称其3nm GAA的成本可能会超过5亿美元。此外，越先进的晶圆制造成本也越高，直径300mm的台积电7nm晶圆售价在10000美元左右，具体价格视工艺复杂程度而异。

CSET推算过程

　　CSET的报告通过模型类比英伟达P100 GPU，这颗GPU采用台积电16nm节点制造，610平方毫米的裸片面积、内建153亿个晶体管，理论的晶体管密度为25 MTr/mm2。一片直径300毫米的硅晶片可生产71.4颗P100芯片。假设5nm GPU的芯片面积为610平方毫米，晶体管密度达到907亿个。

CSET采用模型估算的台积电90nm至5nm之间的节点晶体管密度。在90至7nm范围内的节点，模型使用具有相同规格的假想GPU、假想晶体管除晶体管密度，以及假想的5nm GPU与假设节点关联。

成本模型展示晶圆制造成的制造成本角度，包含建造工厂的成本、材料、人工，制造研发和利润等，无晶圆公司的芯片研发成本，芯片最后测试和封装(ATP)的全部成本。得到每片直径300mm的5nm晶圆制造成本为17130美元、每片晶圆可以制造71.4颗芯片的前提下，得出每颗5nm晶圆的成本高达426美元的结论。

设备成本增加

CSET的推算只是整体成本，具体的制造成本包含多个方面，其中包括设备成本、人才成本、能源成本等部分。半导体制造设备成本每年增加11%，每颗芯片的设计成本增加24%，增长率远高于半导体市场7%的增长率。台积电CEO魏哲家在2018年就曾说：“台积电预计在5nm工艺节点上投资250亿美元，各位就知道以后价格是多少了!”换句话说，越先进的技术利润率就越低，哪怕芯片的售价越来越高。

随着半导体复杂性的增加，高端人才需求不断增长，进一步推高先进制程芯片的成本。CSET报告指出，半导体研发支出除以高技能研究人员的工资，从1971年到2015年增长18倍。换句话说，摩尔定律的延续依赖大量资金和人才投入。台积电十年内从事研发人数增加三倍，2017年将近6200人比2008年多近两倍，而且这6200人只从事研发、不从事生产。

由于半导体设备、研发等成本持续增加，大量晶圆代工厂无法参与先进制程的生产和竞争，包括台联电、GlobalFoundries等晶圆厂就不再开发10nm以内的工艺，基于14nm改良版的芯片则在持续开发中。上表给出每个工艺节点量产的时间以及代工厂的数量，从表中可以看到，随着制程的推进，晶圆代工厂数量越来越少，目前依然在持续开发新工艺的只剩下台积电、三星和英特尔三家公司。

晶体管结构改进

得益于FinFET晶体管的发明，英特尔在2011年推出了商业化的22nm FinFET，业界也基于FinFET将半导体制程从22nm一直向前推进到如今的5nm。三星是最早公开GAA(Gate-all-around，环绕闸极)的芯片制造商，台积电和英特尔也将开始逐步转入，使用GAAFET维持先进制程的性能提升。

魏哲家透露，台积电制程每前进一个世代，客户的产品速度效能提升30%- 40%，同时降低20%-30%的功耗。

值得关注的是，CSET报告称，当前正在关注AI和先进计算的进步所带来的影响，但由于AI软件、算法和数据集不是理想的控制目标，因此硬件成为重点。