在今年的IDF大会上，INTEL公司似乎并没有为我们带来所期待的爆炸新闻，因此我们只有转向International Solid-State Circuits Conference (ISSCC)去了解一下INTEL公司正在进行中的R&D研究项目。一般来说这些有关研究课题的介绍都会在IDF大会结束的那天由INTEL公司的Justin Rattner来向大家展示，但是今年却有一点不一样。目前“Tera-scale ”已经成为了INTEL公司当前最主要的研发课题之一，而所谓的Tera-scale是INTEL最近才提出的一个新的概念，这种运算概念的核心就是多核心架构，组成Tera-Scale 运算的的特点是：每秒万亿次(TeraOPS)运算的能力、每秒万亿位的内存带宽、以及每秒万亿位的I/0传输通道。不过在我们正式开始了解该款处理器的细节之前，还是让我们来重温一下多核心处理器发展所面临的几大难题。
Tera-scale发展的难点：
在Spring 2005 Intel Developer Forum大会上，Justin Rattner为我们多核心处理器发展道路上面临的一个极为严峻的问题：内存带宽。相信大家现在也已经看到了这个问题，目前无论是单核心的X86处理器还是四核心的X86处理器目前的内存的带宽都是相同的。现在这个问题虽然现在显露的并不明显，但是一旦今后处理器的核心数量进一步提升至8核心、16核心甚至是32核心的时候，这个问题就会变得越来越严重。
解决这个问题最直接的办法当然就是采用更宽的前端的总线以及频率更高的内存，但是这只是治标不治本。通过上面这张INTEL展示的幻灯片，我们可以看到当采用6通过内存控制器的时候则需要大约1800针脚，这就对处理器的安排以及如何封装提出了一个很高的要求。因此单纯得靠提升内存带宽，或者提升内存的频率以满足多核心处理器的需求是无法跟上未来多核心处理器发展需求的。
|
硬件重点推荐 | |||||||||||||||||||||
|
|
| |||||||||||||||||||
相关报道
DIY硬件导航
